(19)日本国特許庁 (JP)

(51) Int.Cl.⁶

H01J 29/87

(12) 公開特許公報(A)

庁内整理番号

FΙ

H01J 29/87

(11)特許出願公開番号

特開平10-74471

技術表示箇所

(43)公開日 平成10年(1998) 3月17日

G02F 1/1339)	G 0 2 F 1/1339
G 0 9 F 9/30	3 2 0	G 0 9 F 9/30 3 2 0
H 0 1 J 31/12		H 0 1 J 31/12 C
		審査請求 未請求 請求項の数4 FD (全 13 頁)
(21)出願番号	特顧平9-148559	(71) 出願人 390009597
		モトローラ・インコーポレイテッド
(22)出顧日	平成9年(1997)5月21日	MOTOROLA INCORPORAT
		RED
(31)優先権主張番号	656993	アメリカ合衆国イリノイ州シャンパーグ、
(32)優先日	1996年 5 月28日	イースト・アルゴンクイン・ロード1303
(33)優先権主張国	米国(US)	(72)発明者 ケニス・ディーン
		アメリカ合衆国アリゾナ州フェニックス、
		サウス・フィフス・ドライブ15633
		(72)発明者 ラルフ・シスネロス
		アメリカ合衆国アリゾナ州テンピ、ウエス
		ト・アマンダ173
		(74)代理人 弁理士 大貫 進介 (外1名)
		最終頁に続く
		1


(54) 【発明の名称】 フィールド・エミッション・ディスプレイ用の被覆スペーサ

識別記号

(57)【要約】

【課題】 フィールド・エミッション・ディスプレイ201用のスペーサ200を提供する。

【解決手段】 スペーサ200は、低部抵抗性領域220 および上部絶縁性領域222を含む。スペーサ200 は、部材の下端部と、スペーサ200の全高 h、よりも低い高さとの間に延在する抵抗性コーティング212でコーティングされた部材210を有する。絶縁性コーティング218は部材210上に形成され、抵抗性コーティング212の上端部と部材210の上端部との間に延在する。抵抗性コーティング212は、スペーサ200の低部抵抗性領域220上で2以下の二次電子収率を有する。絶縁性コーティング218は、スペーサ200の上部絶縁性領域222上で0.75~2の二次電子収率を有する。



【特許請求の範囲】

【請求項1】 フィールド・エミッション・ディスプレ イ(201, 301, 401, 501, 601) 用のス ペーサ (200, 300, 400, 500, 600) で あって:0.5~3ミリメートルの範囲内の第1高さを 有する部材(210, 310, 410, 510, 61 0)であって、誘電材料からなり、かつ上端部、下端部 および側面を有する部材(210,310,410,5 10,610);前記側面の一部上に形成され、前記部 材(210, 310, 410, 510, 610)の前記 10 下端部から前記部材(210,310,410,51 0,610)の前記第1高さよりも小さい第2高さまで 延在し、それにより前記スペーサの低部抵抗性領域(2 20,320,420,520,620) を画定する抵 抗性コーティング(212, 312, 412, 512, 612) であって、前記部材(210,310,41 0,510,610)の前記下端部と前記第2高さとの 間に存在する動作電圧の範囲において2以下の二次電子 収率を有する材料からなる抵抗性コーティング (21 2, 312, 412, 512, 612);によって構成 20 され、

1

前記抵抗性コーティング(212,312,412,5 12,612)は、前記スペーサ(200,300,4 00,500,600)が前記フィールド・エミッション・ディスプレイ(201,301,401,501, 601)の電界内に配置される際に、電荷を逃がすための導電経路となり、および前記抵抗性コーティング(2 12,312,412,512,612)の前記低い二次電子収率は、電子カスケードおよび二次電子放出なだれを最小限に抑えることにより、表面フラッシュオーバ30および表面リークを抑えることを特徴とするスペーサ(200,300,400,500,600)。

【請求項2】 カソード(114)およびアノード(1 16)を有するフィールド・エミッション・ディスプレ イ(701,801,901)用のスペーサ(700, 800,900) であって、前記カソード(114) お よびアノード(116)は、所定の距離だけ離間された 内面を有する、スペーサ (700,800,900)で あって:前記カソード(114)の前記内面から第2高 さまで延在し、かつ前記スペーサ(700,800,9 00)の低部抵抗性領域(720,820,920)を 画定する第1群のファイバ層であって、前記第1群のフ ァイバ層の各ファイバ層 (702,902,904,9 05,906)は、互いに平行に延在し、かつ所定のピ ッチで離間された複数の延長ファイバ(712,81 2, 913, 914, 915, 916) を含み、前記複 数の延長ファイバ (712, 812, 913, 914, 915, 916)のそれぞれは導電性であり、前記第1 群のファイバ層は、下ファイバ層(906), 上ファイ バ層(903) および前記下ファイバ層(906) と前 50

記上ファイバ層(903)との間に設けられた複数の介 在ファイパ層(904,905)を含み、前記複数の介 在ファイバ眉(904,905)のそれぞれは、直接隣 接するファイバ層 (702, 904, 905) に対して 垂直に配向され、それによりクロスオーバ領域を画定 し、前記複数の介在ファイバ層(904,905)のそ れぞれは、直接隣接するファイパ層(702,903, 905,904,906) と前記クロスオーバ領域にて 物理的に接触し、前記下層 (906) は前記カソード (114)の内面と嵌合する、第1群のファイバ層;お よび前記第1群のファイバ層の前記上ファイバ層(90 3) から前記アノード(116) の内面まで延在し、か つ前記スペーサ(700,800,900)の上部絶縁 性領域(722,822,922)を画定する第2群の ファイバ層であって、前記第2群のファイバ層の各ファ イバ層(703)は、互いに平行に延在し、かつ所定の ピッチで離間された複数の延長ファイバ(711,81 1,911)を含み、前記複数の延長ファイバのそれぞ れは絶縁性であり、前記第2群のファイバ層は、下ファ イバ層、上ファイバ層および前記下ファイバ層と前記上 ファイバ層との間に設けられた複数の介在ファイバ層を 含み、前記複数の介在ファイバ層のそれぞれは、直接隣 接するファイバ層に対して垂直に配向され、それにより クロスオーバ領域を画定し、前記複数の介在ファイバ層 のそれぞれは、直接隣接するファイバ層と前記クロスオ ーバ領域にて物理的に接触し、前記上ファイバ層は、前 記アノード(116)の内面と嵌合し、前記下ファイバ 層は、前記第1群のファイバ層の前記上ファイバ層(9 03)に対して垂直に配向され、それによりクロスオー バ領域を画定し、前記第2群のファイバ層の前記下ファ イバ層は、前記クロスオーバ領域にて前記第1群のファ イパ層の前記上ファイパ層(903)と物理的に接触す る、第2群のファイバ層;によって構成され、

前記第1群および第2群のファイバ層の高さの和は、前記アノード(116)および前記カソード(114)の内面間の所定の距離に等しく、前記第1群のファイバ層および前記第2群のファイバ層は、電子が前記カソード(114)から前記アノード(116)に移動するための複数の開口部(724)を画定することを特徴とするスペーサ(700、800、900)。

【請求項3】 フィールド・エミッション・ディスプレイ(201,301,401,501,601) 用のスペーサ(200,300,400,500,600)を作製する方法であって:0.5~3ミリメートルの範囲内の第1高さを有する部材(210,310,410,510,610)であって、誘電材料からなり、かつ上端部、下端部および側面を有する部材(210,310,410,510,610)の前記下端部から前記部材(210,310,410,5

10,610)の前記第1高さより低い第2高さまで延在する、前記側面の一部上に抵抗性コーティング(212,312,612)を形成する段階であって、前記抵抗性コーティング(212,312,412,512,612)は、前記部材(210,310,410,510,610)の前記下端部と前記第2高さとの間に存在する動作電圧の範囲において2以下の二次電子収率を有する材料からなる、段階;によって構成されることを特徴とする方法。

【請求項4】 フィールド・エミッション・ディスプレ 10 イ (201, 301, 401, 501, 601, 70 1,801,901)であって:周辺領域および内面を 有するアノード(116);前記アノード(116)の 前記内面に対置し、かつ所定の距離だけ離間された内面 を有するカソード(114)であって、前記カソード (114)は、活性領域を囲む周辺領域を有し、前記力 ソード (114) は、前記活性領域内に複数のフィール ド・エミッタ (124) を含み、前記アノード (11 6)は、前記カソード(114)よりも高い電圧であ り、それにより前記アノード(116)と前記カソード 20 (114)との間で電圧差を画定する、カソード(11 4) ;前記周辺領域にて前記アノード(116)と前記 カソード(114)との間に設けられたフレーム;真空 化されたインタスペース領域を画定する、前記アノード (116)の前記内面, 前記カソード(114)の前記 内面および前記フレーム;前記インタスペース領域内に 配置され、かつ第1および第2の対向端部を有するスペ 一サ (200, 300, 400, 500, 600, 70 0,800,900)であって、前記スペーサ(20 0, 300, 400, 500, 600, 700, 80 0,900)は、0.5~3ミリメートルの範囲内の第 1高さを有し、前記スペーサ(200,300,40 0,500,600,700,800,900)の前記 第1対向端部は前記アノード(116)と嵌合し、前記 第2対向端部は前記カソード(114)と嵌合し、前記 スペーサ(200, 300, 400, 500, 600, 700,800,900)は、前記カソード(114) の前記内面から、前記アノード (116) の前記内面か ら離間された第2高さまで延在する低部抵抗性領域(2 20, 320, 420, 520, 620, 720, 82 40 0,920)を有し、前記スペーサ(200,300, 400, 500, 600, 700, 800, 900) は、前記低部抵抗性領域(220,320,420,5 20,620,720,820,920)の前記第2高 さから前記アノード(116)の前記内面まで延在する 上部絶縁性領域(222, 322, 422, 522, 6 22, 722, 822, 922) を有する、スペーサ (200, 300, 400, 500, 600, 700,800,900);によって構成され、

前記低部抵抗性領域(220,320,420,52

0,620,720,820,920)は、前記低部抵抗性領域(220,320,420,520,620,720,820,920)から電荷をプリード・オフし、前記上部絶縁性領域(222,322,422,522,622,722,822,922)は、前記アノード(116)と前記カソード(114)との間のリーク電流を防ぐことを特徴とするフィールド・エミッション・ディスプレイ(201,301,401,501,601,701,801,901)。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、フィールド・エミッション・アレイおよびフィールド・エミッション・ディスプレイ用のスペーサに関し、さらに詳しくは、二次電子放出、スペーサ関連画像ひずみおよび電力損を低減する被覆スペーサ(coated spacer) に関する。

[0002]

【従来の技術】フィールド・エミッション・アレイおよびディスプレイは、当技術分野で周知である。これらは、2つのディスプレイ・プレート間の真空インタスペース領域(evacuated interspace region)を有するエンベロープ構造を含む。電子は、Spindtチップなど電子エミッタ構造が作製されるカソード・プレート(カソードまたはバック・プレートともいう)から、発光材料または「燐光体(phosphor)」の被着物を含むアノード・プレート(アノードまたはフェース・プレートともいう)に、インタスペース領域を介して移動する。一般に、カソード・プレートとアノード・プレートとの間の真空インタスペース領域内の圧力は、10⁻⁶ torr台である。

【0003】低い消費電力を維持しつつ、カソード・プレートから電子を抽出するため強い電界(プレート間の単位距離当たりの電圧)を与えるため、カソード・プレートとアノード・プレートとの間の距離は小さく、1ミリメートル程度である。このようにプレート間が近接することにより、電子放出面とアノード・プレートの内面との間の潜在的な絶縁破壊(electrical breakdown)の問題が生じる。このような絶縁的破壊は、ディスプレイを実質的に損なう。

40 【0004】カソード・プレートおよびアノード・プレートは、ディスプレイの軽量化を図るため薄い。ディスプレイ領域が1インチ対角線ディスプレイの場合のように小さく、また約0.04インチの厚さの一般的なガラス・シートをプレートに利用すると、ディスプレイはそれほど潰れたり曲がったりしない。しかし、ディスプレイ領域が大きくなるにつれて、薄いプレートは圧力差に耐え、かつインタスペース領域の真空時に潰れや曲げを防ぐほど十分に強くない。例えば、30インチ対角線を有するスクリーンには、数トンの大気圧が加わる。この膨大な圧力のため、スペーサが大型軽量ディスプレイに

おいて重要な役割を果たす。スペーサとは、アノード・プレートとカソード・プレートとの間に組み込まれる構造体のことである。スペーサは、蒋型軽量プレートと共に、大気圧を支えて、プレート厚さをほとんどあるいはまったく増加させずに、ディスプレイ領域の大型化を可能にする。

[0005]

【発明が解決しようとする課題】アノード・プレートは カソード・プレートに比べて高い電位に維持され、それ によりディスプレイ・プレート間に電界を確立する。プ レート間の電位差はキロボルト(kV)台である。電界 は、カソード・プレート上のエミッタから電子を抽出 し、アノード電位は放出電子をアノード・プレート上の 燐光体被着物の方へさらに加速させる。プレート間の短 絡を防ぐため、スペーサを形成するため高誘電材料が用 いられる。しかし、誘電材料は、フィールド・エミッシ ョン・ディスプレイで一般的なエネルギを有する一次電 子による照射を受けた場合とは実質的に異なる二次電子 収率(secondary electron yield)、すなわち放出二次電 子と入射一次電子との比率を有する。この結果、スペー 20 サ面に帯電が生じる。帯電したスペーサ面は、スペーサ 付近の電界の特性を変えてしまい、それにより電子を偏 向させ、色「にじみ(bleeding)」などの画像歪を生じさ せる。

【0006】フラット・パネル・ディスプレイ内のスペーサの帯電に対処するため、いくつかの方式が開発されてきた。ある方式では、ディスプレイ内の真空環境にさらされるスペーサの外面全体に、10°~10''オーム/平方程度のシート抵抗を有する薄い導電性コーティングが形成される。この導電性コーティングにより、電荷をカソードに「ブリード・オフ(bleed off)」することができる。この方式では、アノードからカソードにリークを生じさせ、その結果、電力損が生じるという欠点がある。他の方式では、スペーサ壁に追加電極を設けることにより、電力損を低減することが試みられた。この方法では、製造時の複雑さが増し、製造コストが増加するという欠点がある。

[0007]

【課題を解決するための手段】従って、表面上の帯電が低く、ディスプレイ内の電力損を低減し、容易かつ経済 40的に作製されるディスプレイ・スペーサが必要とされる。

[0008]

18は、導電体112の全面に形成される。導電体11 2は、導電性パッド120を介してグランドに接続され る。アノード116は複数の燐光体被着物122を含 み、カソード114は複数のフィールド・エミッション 構造124を含む。フィールド・エミッション・ディス プレイ101の動作時に、カソード114とアノードと の間のインタスペースの高さに沿って電圧勾配(voltage gradient)が確立され、この電圧はカソード114から アノードの116の方向に増加する。アノード116 は、カソード114に対して1500~10,000ボ ルトの正電圧で一般に維持される。フィールド・エミッ ション・ディスプレイ101の動作中に、電子はフィー ルド・エミッション構造124から放出され、アノード 116に向かって加速される。放出電子の軌跡は、アノ ード116およびカソード114に対して厳密に垂直で はない。むしろ、放出電子の軌跡は、電子の実質的に円 錐形のスプレーを形成する。一般的な電子放出パターン は、図1において点線で示される。従って、スペーサ1 00付近のフィールド・エミッション構造によって放出 される電子は、スペーサ110に入射する。スペーサ1 00の表面における入射または一次電子の最大フラック スは、アノード116付近のスペーサ100の上部付近 で生じ、スペーサの表面における一次電子の最低フラッ クスは、カソード114付近のスペーサ100の底部付 近で生じる。

【0009】ここで図2を参照して、本発明によるフィ ールド・エミッション・ディスプレイ201用のスペー サ200の実施例の断面図を示す。フィールド・エミッ ション・ディスプレイ201は、図1を参照して説明し たアノード116、カソード114および導電性パッド 120を含む。スペーサ200は、アノード110の内 面とカソード114の内面との間の距離に等しい、0. 5~3ミリメートル内の高さh, を有する部材210を 含む。スペーサ200の下エッジはカソード114と嵌 合し、スペーサ200の上エッジはアノード116と嵌 合する。適切な数および配列のスペーサ200がディス プレイ201内に設けられると、スペーサ200はアノ ード116とカソード114との間のインタスペース領 域の真空時にフィールド・エミッション・ディスプレイ 201が爆縮(implosion) するのを防ぐ機械的な隔離(s tandoff)機能を提供する。部材210は、酸化ガラス、 酸化セラミック、ガラス・セラミック、マイカまたは他 のシリケート材料などの誘電材料からなり、フィールド ・エミッション・ディスプレイ201の動作電圧下でア ノード116とカソード114との間の電流の流れを防 ぐ。しかし、誘電材料は、フィールド・エミッション・ ディスプレイ内の典型的な動作状態下では高い二次電子 収率を一般に有する。これらの誘電材料からなる構造が フィールド・エミッション・ディスプレイ201のイン

で正電荷を帯びる。この帯電面は、誘電構造付近の電界 を歪ませて、それによりこの構造付近の電子の流れに悪 影響を及ぼし、そのためディスプレイによって生成され る画像に歪が生じる。アノード116における電子フラ ックスの望ましくない増加や、電界における歪など、高 い二次電子収率に起因する悪影響は、カソード114付 近の誘電面からの二次電子放出のほうが目立つ。この理 由は、まず、悪影響を受けた主電子は軌道から外れるの により多くの時間がかかり、そのためその軌跡における 歪が目立つためであるまた、カソード114付近の領域 から放出された二次電子は、アノード116付近の構造 の領域から放出される二次電子に比べて、長期間で加速 される。カソード114付近の領域から生じるこれらの 二次電子は、燐光体付着物122の劣化にかなり寄与す る十分なエネルギで、アノード116に達する。一方、 アノード116付近の領域から放出された二次電子はよ り短い期間で加速され、そのためアノード116に達し てもそれほどエネルギは高くない。フィールド・エミッ ション・ディスプレイ201の動作中、アノード116 はカソード114に対して約5000ボルトの正電圧で 維持される。スペーサ200の高さにおける電圧分布は 実質的に線形である。二次電子放出およびカソード11 4付近のスペーサの低部における表面帯電の悪影響を軽 減するため、部材210の側面の低部に抵抗性コーティ ング212が形成され、それによりスペーサ200の低 部抵抗性領域220を画定する。抵抗性コーティング2 12は、部材210の下エッジから、スペーサの全高よ りも小さい高さh, で延在する。抵抗性コーティング2 12の上エッジは、アノード116の内面から離間され る。アノード116の内面とオーム接触しないことによ り、抵抗性コーティング212はアノード116とカソ ード114との間でリーク電流を伝えない。抵抗性コー ティング212は、小さな電流を導通できる。そのた め、一次電子が低部抵抗性領域220に入射すると、低 部抵抗性領域220から、グランドに接続された導電性 パッド120内にプリード・オフされる。このプリード ・オフ電流を与えるため、抵抗性コーティング212は 10'0オーム/平方以下のシート抵抗を有する。図9を 参照して以下で説明するスペーサ200の別の実施例で は、抵抗性コーティング212はその高さに沿って抵抗 に勾配があり、そのため電気抵抗は部材210の下エッ ジから部材210の上エッジの方向に増加する。この勾 配は、抵抗性コーティング212の上エッジからカソー ド114への方向の電流を促進する。抵抗の勾配は、抵 抗性コーティング212の厚さの勾配をその高さに沿っ て設けるか、あるいは抵抗性コーティング212を構成 する抵抗性材料の適切な成分の組成に勾配を設けること によって実現できる。さらに、抵抗性コーティング21 2を構成する材料は、フィールド・エミッション・ディ スプレイ201の動作中に低部抵抗性領域220上に存 50

在する動作電圧の範囲(図2に示すように、V。~V ,) において2以下の二次電子収率を有する。好適な実 施例では、カソード114の内面における電圧V。は約 100ポルトで、アノード116の内面における電圧V , は約5000ポルトである。スペーサ200の高さに おける電圧変化は実質的に線形なので、スペーサ200 の中間における電圧V、は約2500ポルトである。本 発明によるフィールド・エミッション・ディスプレイの 別の実施例では、V, の値は異なり、2000~300 0ボルトの電圧範囲の位置は異なる。図3および図4を 参照して詳しく説明するように、抵抗性コーティング2 12の上エッジは、部材210に沿って配置され、ここ で電圧は2000~3000ボルトの範囲内である。図 2の特定の実施例では、抵抗性コーティング212の上 エッジは、スペーサ200の中間領域にある高さh, に 配置される。また、抵抗性コーティング212の低い電 子放出比は、カソード114に最も近いスペーサ200 の側面上の電子カスケードおよび二次電子放出なだれの 電位を低減することにより、表面フラッシュオーバおよ び表面リークを抑える。抵抗性コーティング212は、 酸化亜鉛、酸化クロムまたは酸化銅などの導電性酸化物 からなる。また、酸化マグネシウムのスパッタリング膜 を利用して、抵抗性コーティング212を形成してもよ い。酸化マグネシウム膜を被着するためのスパッタリン グ・プロセスは、所望の値のシート抵抗および二次電子 収率が得られるように、抵抗性コーティング212内に 十分な濃度の欠陥状態(defect states) を与えるべく適 応できる。他の酸化物の適応型薄膜被着でも、抵抗性コ ーティング212として利用するのに適したコーティン 30 グ材料が得られる。抵抗性コーティング212の厚さは 50~500オングストロームの範囲内であり、そのた め抵抗性コーティング212に入射する一次電子は抵抗 性コーティング212を完全に貫通せず、部材210に 入る。本発明の別の実施例では、抵抗性コーティング2 12の厚さは500オングストローム以上である。スペ ーサ200は、部材210の側面の一部に形成され、か つ高さh、から部材210の上エッジまで延在する絶縁 性コーティング218をさらに含む。この特定の実施例 では、h, はh, に等しい。本発明によるスペーサの別 の実施例では、図6および図7を参照して以下でさらに 詳しく説明するように、h,はh,に等しくない。絶縁 性コーティング218の露出部分は、スペーサ200の 上部絶縁性領域222を画定する。絶縁性コーティング 218は、スペーサ200の上部絶縁性領域222上に 存在する、この特定の実施例では約2500~5000 ボルトの動作電圧の範囲(図2に示すように、V,~V ,)において0.75~2の範囲内の二次電子収率を有 する材料からなる。フィールド・エミッション・ディス プレイ201の動作中に絶縁性コーティング218の表 面上に形成する電荷は、アノード付近の上部絶縁性領域

222上にのみ延在し、そのため上述のように、二次放 出の悪影響は部材210の低部からの二次電子放出によ る悪影響よりも目立たない。絶縁性コーティング218 は二酸化シリコンまたは酸化アルミニウムなどの誘電材 料からなり、20ボルト/マイクロメートル以上の絶縁 破壊強さを有する。カソード114およびアノード11 6の内面の間の間隔は一般に0.5~3ミリメートルで あり、かつアノード116とカソード114との間の電 圧差の代表的な範囲は1500~10,000ボルトな ので、この絶縁破壊強さにより、絶縁性コーティング2 10 18はフィールド・エミッション・ディスプレイの典型 的な範囲内の動作電圧に対して非導通であることが保証 され、それによりアノード116と抵抗性コーティング 2 1 2 との間のリーク電流およびそれに伴う電力損を防 ぐ。絶縁性コーティング218は、1010オーム/平方 以上のシート抵抗および2マイクロメートル以上の厚さ を有する。

【0010】ここで図3ないし図5を参照して、抵抗性 構成コーティング212からなる適切な材料(図3), 絶縁性コーティング218からなる適切な材料(図4) およびスペーサ200(図5)について、二次電子収率 と一次入射電子のエネルギとの間の関係を示す模式図を 示す。図3における曲線の形は比較的低い抵抗率を有す る材料の典型であり、図4における曲線の形は誘電体な ど高い抵抗率を有する材料の典型である。図3ないし図 5に示す電圧範囲は、フィールド・エミッション・ディ スプレイ201における電圧範囲に等しい。フィールド ・エミッション・ディスプレイ201に見られる電圧の 範囲では、図3の材料の二次電子収率は1または約1で あり、二次電子収率が1である電圧値、すなわちクロス オーバ点は、ほとんどの適切な材料では2000~30 00ボルトである。スペーサの中間領域における電圧値 は約2500ボルトであり、このクロスオーバ範囲内で ある。しかし、図4に示す高抵抗性材料の二次電子収率 は、低いほうの電圧範囲V。~V、におけるよりもはる かに大きい場合が多い。ディスプレイの低いほうの電圧 範囲において高抵抗性材料を利用すると、かなりの帯電 の結果、ディスプレイ画像が歪んでしまう。従って、本 発明により、低部領域においてスペーサ200をコーテ ィングするために用いられる材料はほぼ1の二次電子収 40 率を有し、これは図3において示されるような材料によ って提供される。図4に示すような高抵抗性材料は、上 部領域においてスペーサ200をコーティングするため に用いられ、ここでディスプレイ201の動作電圧はV 2 ~ V」の範囲であり、そのため上部絶縁性領域222 においてほぼ1の二次電子収率が得られ、しかもアノー ド116とカソード114との間のリーク電流を防ぐ。 図3および図4を参照して説明するようなコーティング 材料の利用により、スペーサ200の二次電子収率は図 5に示すようになる。高さのほとんどの部分で、二次電 50 めに一般に用いられる材料は抵抗性が高く、図4のグラ

子収率はほぼ1である。V。付近の領域では、一次電子 のフラックスは低く、そのため帯電効果はわずかであ り、二次電子収率の非ユニタリー値(non-unitary valu e) はほとんど影響がない。低部抵抗性領域220の上 部における抵抗性コーティング212の二次電子収率は 0.8~1.5の範囲内であり、上部絶縁性領域の底部 における絶縁性コーティング218の二次電子収率は 0. 9~2の範囲内である。本発明によるフィールド・ エミッション・ディスプレイの別の実施例では、アノー ド116における電圧は5000ボルト以上または以下 である。アノード116における電圧が約3000ボル トである場合、低部抵抗性領域と上部絶縁性領域との間 の遷移は、スペーサの全高の半分以上であるスペーサに 沿った高さにある。

【0011】ここで図6および図7を参照して、本発明 によるフィールド・エミッション・ディスプレイ30 1,401用のスペーサ300,400の他の実施例の 断面図をそれぞれ示す。これら特定の実施例において、 絶縁性コーティング318,418は、抵抗性コーティ ング312,412の下に埋設された部分を含む。これ らの構成は、特に、上部絶縁性領域322, 422を画 定する絶縁性コーティング318, 418の露出部分が アノード116付近の部材310,410の高さの小さ な部分(h, とh, との間)のみを被覆することが望ま しい場合に、より作製しやすい。スペーサ300、40 0の他のすべての部分は図2のスペーサ200と同じで あり、それぞれ「3」、「4」から始まる同様な参照番 号が付されている。スペーサ200,300,400 は、例えば、ガラス・シートを設け、このガラスを適切 な寸法の部材210,310,410に切断し、それか ら多数の既存の膜被着方法のうちの一つを利用して部材 210,310,410をコーティングして、最初に絶 緑性コーティング218、318、418を設け、次に 抵抗性コーティング212, 312, 412を塗布する ことによって作られる。スペーサ200、300、40 0は、絶縁性コーティング218, 318, 418の膜 被着中に溝付ジグ(grooved jig) に保持できる。次に、 スペーサ200,300,400はジグ内で回転され、 抵抗性コーティング212,312,412が塗布さ れ、このジグは、上部絶縁性領域222、322、42 2上に抵抗性材料が被着するのを防ぐ物理的なマスクと して機能する。

【0012】ここで図8を参照して、本発明によるフィ ールド・エミッション・ディスプレイ501用のスペー サ500の別の実施例の断面図を示す。スペーサ500 は、図1を参照して説明した抵抗性コーティング212 と同じ特性を有する抵抗性コーティング512でのみコ ーティングされた部材510を含み、絶縁性コーティン グは設けられない。これは、スペーサ構造を作製するた フに示したものと同様な二次電子収率特性を有するためである。図8の実施例では、部材510は、約20ボルト/マイクロメートル以上の絶縁破壊強さを有する誘電材料などの抵抗性の高い材料の一つからなる。部材510は、酸化ガラス、酸化セラミック、ガラス・セラミック、マイカまたは他のシリケート材料などの誘電材料からなる。従って、部材510の露出部分は、スペーサ500の上部絶縁性領域522を画定し、これはアノード116と抵抗性コーティング212との間で電流が流れるのを許さない。

【0013】ここで図9を参照して、本発明によるフィールド・エミッション・ディスプレイ601のスペーサ600の別の実施例の断面図を示す。この特定の実施例では、抵抗性コーティング612は、その幅がカソード114付近の端部で最大となり、他端で最小となるように先細る。この厚さの勾配は、低部抵抗性領域620の高さに沿って抵抗の勾配を与え、それにより導電性パッド120への方向で電流の流れを促進する。スペーサ600の他のすべての要素および特性は、図8を参照して説明したスペーサ500と同じである。

【0014】ここで図10を参照して、本発明によるフ ィールド・エミッション・ディスプレイ701用のスペ ーサ700の別の実施例の断面図を示す。スペーサ70 0は、スペーサ700の低部抵抗性領域720を構成す る第1群のファイバ層702と、スペーサ700の上部 絶縁性領域722を構成する第2群のファイバ層703 とを含む。低部抵抗性領域720は、カソード114の 内面から高さh, まで延在する。第1群のファイバ層の 各ファイバ層702は、表面にて導電性である複数の延 長ファイバ(elongated fiber) 712を含む。あるファ イバ層702内の延長ファイバ712は互いに平行であ り、所定のピッチで離間される。延長ファイバ712 は、直接隣接したファイバ層の延長ファイバに対して垂 直に配向され、それによりクロスオーバ領域(cross-ove r region) を画定する。この特定の実施例では、各延長 ファイバ712は、50~250マイクロメートルの範 囲の直径を有する。第2群のファイバ層の各ファイバ層 703は、絶縁性である複数の延長ファイバ711を含 み、それによりアノード116とカソード114との間 のリーク電流を防ぐ。延長ファイバ711は互いに平行 であり、所定のピッチで離間される。延長ファイバ71 1は、直接隣接したファイバ層の延長ファイバに対して 垂直に配向され、それによりクロスオーバ領域を画定す る。この特定の実施例では、各延長ファイバ711は、 50~250マイクロメートルの範囲の直径を有する。 この特定の実施例では、延長ファイバ711,712は コア・ファイバ710を含む。コア・ファイバ710は 誘電材料からなり、ストランド, スレッド, ファイバ, ストリング、ロッドまたはスペーサ700の基本構成プ ロックを構成するのに適した他の線形要素を含むことが 50

できる。コア・ファイバ710は、ガラス、酸化セラミ ックまたはガラス・セラミックなど適切な材料からな る。各延長ファイバ712は、コア・ファイバ710上 に形成され、かつ低部抵抗性領域720上に存在する動 作電圧の範囲(V。~V,)について2以下の二次電子 収率を有する材料からなる抵抗性コーティング713, 714, 715, 716をさらに含む。この特定の実施 例では、抵抗性コーティング713は最大のシート抵抗 を有し、抵抗性コーティング714,715,716は 順に低いシート抵抗を有し、そのため低部抵抗性領域7 20上に抵抗の勾配が存在する。抵抗性コーティング7 13,714,715,716は、1010オーム/平方 以下のシート抵抗を有する。オーム接触はクロスオーバ 領域に設けられ、ここで隣接する延長ファイバ712は 物理的に接触し、それによりフィールド・エミッション ・ディスプレイ701の動作中に抵抗性コーティング7 13,714,715,716から電荷をプリードする ための導電経路となる。フィールド・エミッション構造 124によって放出される電子の一部は、抵抗性コーテ ィング713, 714, 715, 716に入射する。抵 抗性コーティング713,714,715,716の二 次電子収率は、図3に示す一般的な傾向に追従し、ここ で二次電子収率は、フィールド・エミッション・ディス プレイ701内のほとんどの電圧範囲でほぼ1であり、 そのため帯電の悪影響を防ぐ。本発明によるスペーサの 別の実施例では、抵抗性コーティング713,714, 715, 716は同一材料からなり、同じシート抵抗を 有する。カソード114に隣接する下ファイバ層702 は、グランドに接続された導電性パッド120とオーム 接触する。ただし、低部抵抗性領域720から適切なブ リード・オフ電流を与えるために導電性パッドは必要な いことが判明し、そのため本発明の別の実施例では、導 電性パッド120は含まれない。上部絶縁性領域722 は、低部抵抗性領域720の上エッジからアノード11 6の内面まで延在する。ファイバ層703を構成する各 延長ファイバ711は、コア・ファイバ710上に形成 された絶縁性コーティング718を含む。この特定の実 施例では、絶縁性コーティング718は、第1群のファ イバ層の上ファイバ層702とアノード116の内面と の間に存在する動作電圧範囲 $V_1 \sim V_1$ において0.75~2の範囲内の二次電子収率を有する材料からなる。 また、絶縁性コーティング718は、20ボルト/マイ クロメートル以上の絶縁破壊強さと、10'0オーム/平 方以上のシート抵抗とを有する。絶縁性コーティング7 18は、二酸化シリコン、酸化アルミニウムまたは高抵 抗率を有する金属酸化物などの絶縁性材料からなる。カ ソード114からアノード116への高さに沿ったスペ ーサ700の代表的な二次電子収率を図5に模式的に示 す。抵抗性コーティング713,714,715,71 6および絶縁性コーティング718において用いるのに

適したほとんどの材料のクロスオーバ領域は、2000 \sim 3000ボルトの電圧範囲内でクロスオーバ点を有する。この特定の実施例におけるこのクロスオーバ電圧範囲はスペーサ700の中央領域で生じるので、低部抵抗性領域720と上部絶縁性領域722との間の遷移はスペーサ700の高さの約半分のh, にて生じる。これは、スペーサ700のほとんどの部分でほぼ1の二次電子収率を与える。この特定の実施例では、低部抵抗性領域720の上ファイバ層702の抵抗性コーティング713の二次電子収率は0.8 \sim 1.2の範囲内であり、上部絶縁性領域722の下ファイバ層703の絶縁性コーティングの二次電子収率は0.9 \sim 1.5の範囲内である。

【0015】ここで図11を参照して、アノード116 を省いた、図10のフィールド・エミッション・ディス プレイ701の上面図を示す。延長ファイバ711,7 12は、複数の開口部724を画定するように位置決め される。また、開口部724は、フィールド・エミッシ ョン構造124において放出される電子が開口部724 を介してアノード116に導かれるように、フィールド ・エミッション構造124と位置決めされる。延長ファ イバ711,712の直径を考慮して、低部抵抗性領域 720および上部絶縁性領域722の高さの和が、この 特定の実施例では約1ミリメートルであるアノード11 6とカソード114の内面間の所定の間隔に等しくなる ように、低部抵抗性領域720および上部絶縁性領域7 22の所定の高さを達成するため、十分な数のファイバ 層702,703が設けられる。ここで図12を参照し て、本発明によるフィールド・エミッション・ディスプ レイ801用のスペーサ800の別の実施例の断面図を 示す。この特定の実施例では、上部絶縁性領域822内 の複数の延長ファイバ811は、絶縁性コーティングを 含まない。代わりに、延長ファイバ811自体が必要な 電気特性を有する絶縁性材料からなり、アノード116 と低部抵抗性領域820との間のリーク電流を防ぎ、か つ図4に模式的に示したのと同様に、動作電圧領域V₂ ~V」において表面上で低い二次電子収率を与える。延 長ファイバ811は、適切なガラス、酸化セラミックま たはガラス・セラミックなどの適切な誘電材料からな る。スペーサ800の他のすべての要素は、図10を参 40 照して説明したスペーサ700の対応する要素と同一で あり、「8」から始まる参照番号が付される。

【0016】ここで図13を参照して、フィールド・エミッション・ディスプレイ901用のスペーサ900の別の実施例の断面図を示す。スペーサ900は、複数のファイバ層903,904,905,906を有する低部抵抗性領域920を含む。ファイバ層903,904,905,906のそれぞれは、複数の延長ファイバ913,914,915,916を含み、これらの延長ファイバは、フィールド・エミッション・ディスプレイ50

901の動作中に、低部抵抗性領域920における電荷 **蓄積を導電性パッド120にプリード・オフできるよう** に所定の抵抗率を有する材料からなる。この特定の実施 例では、延長ファイバ913, 914, 915, 916 は、低部抵抗性領域920の高さに沿って抵抗率の勾配 があり、抵抗率がカソード114から上部絶縁性領域9 22に向かって増加するように、異なる抵抗率を有す る。別の実施例では、低部抵抗性領域の延長ファイバの すべては、電荷プリード・オフを行うのに適した同じ所 定の抵抗率を有する。スペーサ900の残りの要素は、 図12を参照して説明したスペーサ800の対応する要 素と同一であり、同様に「9」から始まる参照番号が付 される。延長ファイバ913, 914, 915, 916 は、10°~10'°オーム・cmの固有抵抗を有する材 料からなり、所望の電気特性を与えるため、適切な濃度 の鉛化合物(酸化鉛など),銀化合物,RuO,化合物 またはPt 化合物を含有するガラスから構成できる。

【0017】ここで図14および図15を参照して、図 10ないし図13に示すスペーサ700,800,90 0の実施例を作製するために利用できる固定具50の上 面図および分解斜視図を示す。図10のスペーサ700 の作製のために固定具50を利用することについて、以 下で詳しく説明する。この説明から、図12および図1 3のスペーサ800、900は、スペーサ700を作製 する方法に簡単な修正を施すことによって同様に作製で きることが明白になろう。固定具50は、まず適切な直 径を有する可撓性ガラス・スレッドを設けることによっ てスペーサ700を作製するために用いられる。このよ うなガラス・スレッドは、Corning Incorporated社など 多くのガラス・ファイバ製造業者のひとつから購入でき る。ガラス・スレッドは、コア・ファイバ710からな る。図14に示すのは、固定具500上に張ったガラス スレッドである。図15は、わかりやすいようにスレ ッドを省いた、固定具50の分解図である。固定具50 は、ガラス・スレッドが張られた対置する千鳥列のピン 54の2つの直交する対を有するフレーム52からな る。フレーム52は、冷間圧延鋼(cold-rolled steel) からなってもよい。「ジグ・プレート」型冷間圧延鋼か らなってもよいベース・プレート56は、2つの固定具 部品を合わせたときに、フレーム52内の窓60内に嵌 入するプラト一部58を有する。スペーサ700を作る ため、適切な長さの下塗りされたガラス・スレッドが設 けられる。第1長さは、抵抗性コーティング716を有 するファイバ層702を作るために用いられる。この第 1長さは、ガラス・スレッドよりも低い融点を有する適 切なセメントで下塗りされる。このセメントは、抵抗性 コーティング716の所望の電気特性を与える材料から なる。一例として、セメントは、抵抗性コーティング7 16の所定のシート抵抗を与えるため、適切な濃度のP bまたはAgを含有する失透フリット(devitrifying fr

it) を含むことができる。ガラス・スレッドのこの第1 長さは、ネジでもよい締結具62と同様に、フレーム5 2に固定される。次に、ガラス・スレッドの第1長さ は、スレッドのワープ(warp) 6 5 が形成されるまで、千 鳥ピン54上で前後に波状にきつく巻かれる。次に、ガ ラス・スレッドの第1長さは切断され、別の締結具64 でフレーム52に固定される。この手順は、抵抗性層7 16を有するファイバ層702と嵌合するファイバ層7 02の抵抗性コーティング715からなる適切なセメン トで同様に下塗りされたガラス・スレッドの第2長さに 10 ついても繰り返される。巻き付け手順は、下塗りされた ガラス・スレッドのこの第2長さでも繰り返され、直交 した第2のスレッドのワープ66を設ける。抵抗性コー ティング714を設けるためセメントのコーティングを 有するガラス・スレッドの第3の長さ(図示せず)はピ ン54上に巻かれ、次に抵抗性コーティング713を設 けるためセメントのコーティングを有するガラス・スレ ッドの第4の長さ(図示せず)はピン54上に巻かれ、 スペーサ700の低部抵抗性領域720の先駆構造とな る。すべてのセメント・コーティングは、ガラス・スレ 20 ッドよりも低い融点を有し、またすべての熱処理を施し た後に対応する抵抗性コーティングの所定のシート抵抗 を与えるため、PbまたはAgなどの導電性元素の適切 な組成を有する。(低部抵抗性領域720のすべての延 長ファイバ712のシート抵抗が等しい別の実施例で は、単一の長さのガラス・スレッドが連続的に巻かれ て、所望の数のスレッドのワープを構成する。次に、ス レッド・ワープは、例えば、低部抵抗性領域720を形 成するために用いられるワープの表面全部をコーティン グできる細かい霧を生成するエア・ブラシまたは他のス 30 プレーにより、懸濁液でセメントに吹き付けることによ り、セメントで同時にコーティングされる。)次に、絶 縁性層718の所要の絶縁特性を与えるセメントのコー ティングを有するスレッドの最後の長さが設けられる。 このスレッドの最後の長さは、上部絶縁性領域722を 形成するために用いられる。セメントは、導電成分をほ とんどまたはまったく有しない適切なフリットを含有し てもよい。最後の長さはフレーム52に固定され、ピン 54に連続的に巻かれ、それにより上部絶縁性領域72 2の高さを実現するため、またスペーサ700の高さを 40 実現するために十分な数のスレッドのワープが設けられ るまで、構造体の高さに追加しつづける。フレーム52 を強化し、かつセメント硬化工程中に重力によるファイ バのたるみを排除するため、プラトー部58をフレーム 52内52の窓60に嵌合して、フレーム52はベース ・プレート56に装着される。これは、下塗りされたス レッドを張った後に行ってもよいが、その前に行うこと が好ましい。複数のネジ68は、フレーム52をベース ・プレート56に締め付けるために用いられる。フレー

ム52をベース・プレート56に装着する前に、ベース 50

・プレート56は、グラファイトなどの剥離剤が吹き付 けられる。そして、すべて必要なスレッドを張った固定 具500はオープンに入れられ、セメントを硬化させる のに適した温度で焼成される。セメントが硬化した後、 固定具50はオープンから取り出され、室温で冷却され る。硬化した被覆ガラス・スレッド構造は固定具50か ら取り外され、ピン54に巻かれた丸めエッジはトリミ ングされ、それによりスペーサ700となる。硬化工程 中に、低部抵抗性領域720の隣接するファイバ層70 2間の接触点に、オーム接触が施される。また、このプ ロセスは、スペーサの形状がスペーサ700とアノード 116およびカソード114との位置決め中およびフィ ールド・エミッション・ディスプレイ701のそれ以降 の作製中に維持されるように、スペーサ700を硬質化 する。セメント・コーティングは、ガラス・スレッドよ りも低い融点を有し、そのため温度はセメントが軟化す るがガラス・スレッドは軟化しない温度まで上昇される ので、構造体はその位置決めおよび配置を維持する。所 定の電気特性を有するガラス・スレッドおよびコーティ ング材料を設けることにより、同様な方法を利用してス ペーサ800,900を作製できる。

【図面の簡単な説明】

【図1】フィールド・エミッション・ディスプレイ用の 従来のスペーサの断面図である。

【図2】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの実施例の断面図である。

【図3】本発明による抵抗性コーティングからなる典型 的な材料について、二次電子収率と、一次入射電子のエ ネルギとの間の関係を示す模式図である。

【図4】本発明による絶縁性コーティングからなる典型 的な材料について、二次電子収率と、一次入射電子のエ ネルギとの間の関係を示す模式図である。

【図5】本発明によるスペーサの高さ方向の、二次電子 収率と一次電子のエネルギとの間の関係を示す模式図で ある。

【図6】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの他の実施例の断面図である。

【図7】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの他の実施例の断面図である。

【図8】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの他の実施例の断面図である。

【図9】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの他の実施例の断面図である。

【図10】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの他の実施例の断面図である。

【図11】アノードを省いた、図10のフィールド・エミッション・ディスプレイの上面図である。

【図12】本発明によるフィールド・エミッション・ディスプレイ用のスペーサの他の実施例の断面図である。

【図13】本発明によるフィールド・エミッション・デ

ィスプレイ用のスペーサの他の実施例の断面図である。 【図14】図10ないし図13に示すスペーサの実施例を作製するために利用できる固定具の上面図である。

【図15】図10ないし図13に示すスペーサの実施例を作製するために利用できる固定具の分解斜視図である。

【符号の説明】

- 100 スペーサ
- 101 フィールド・エミッション・ディスプレイ
- 110 絶縁体
- 112 導電体
- 114 カソード
- 116 アノード
- 118 低電子放出コーティング
- 120 導電性パッド
- 122 燐光体被着物
- 124 フィールド・エミッション構造
- 200 スペーサ
- 201 フィールド・エミッション・ディスプレイ
- 210 部材
- 212 抵抗性コーティング
- 218 絶縁性コーティング
- 220 低部抵抗性領域
- 222 上部絶縁性領域
- 300, 400 スペーサ
- 301,401 フィールド・エミッション・ディスプ
- レイ
- 310,410 部材
- 312, 412 抵抗性コーティング
- 318,418 絶縁性コーティング
- 322,422 上部絶縁性領域
- 500 スペーサ
- 501 フィールド・エミッション・ディスプレイ
- 5 1 0 部材
- 512 抵抗性コーティング


522 上部絶縁性領域

- 600 スペーサ
- 601 フィールド・エミッション・ディスプレイ


18


- 612 抵抗性コーティング
- 620 低部抵抗性領域
- 700 スペーサ
- 701 フィールド・エミッション・ディスプレイ
- 702,703 ファイバ層
- 710 コア・ファイバ
- 10 711,712 延長ファイバ
 - 713, 714, 715, 716 抵抗性コーティング
 - 718 絶縁性コーティング
 - 720 低部抵抗性領域
 - 722 上部絶縁性領域
 - 724 開口部
 - 800 スペーサ
 - 801 フィールド・エミッション・ディスプレイ
 - 811 延長ファイバ
 - 820 低部抵抗性領域
- 20 822 上部絶縁性領域
 - 900 スペーサ
 - 901 フィールド・エミッション・ディスプレイ
 - 903, 904, 905, 906 ファイバ層
 - 913, 914, 915, 916 延長ファイバ
 - 920 低部抵抗性領域
 - 50 固定具
 - 52 フレーム
 - 54 ピン
 - 56 ベース・プレート
- 30 58 プラト一部
 - 60 窓
 - 62,64 締結具
 - 65,66 スレッドのワープ
 - 68 ネジ

[図1]




[図2]







《図11】




[図12]




【図13】



【図14】



[図15]



フロントページの続き

(72)発明者 キャスリーン・トピン アメリカ合衆国アリゾナ州テンピ、ナンバ ー2002、イースト・プロードウェイ・ロー ド1500